數(shù)字集成電路前端設(shè)計培訓 

概述：詳情請咨詢：13810336369；010-62876152-803；QQ：877975079 劉老師
本信息已過期，發(fā)布者可在"已發(fā)商機"里點擊"重發(fā)"。

刷新時間：
2023-04-14 10:30:24 點擊52034次
聯(lián)系電話：
010-62876152-803 劉老師
QQ：
877975079
信用：4.0  隱性收費：4.0
描述：4.0  產(chǎn)品質(zhì)量：4.0
物流：4.0  服務(wù)態(tài)度：4.0
默認4分 我要打分
培訓目標
幫助學員熟悉典型數(shù)字ASIC/SOC開發(fā)流程，課程結(jié)束后能夠獨立完成數(shù)字電路的所有前端設(shè)計工作，并具備中級以上的數(shù)字設(shè)計水平。
 
培訓對象
電子、通信、計算機等相關(guān)專業(yè)本科畢業(yè),一年以上工作經(jīng)驗的在職工程師；
電子、通信、計算機等相關(guān)專業(yè)較高年級在讀研究生；
一般高校需要項目經(jīng)驗的任課教師。
 
培訓內(nèi)容
1.UWB項目介紹，立項分析、實現(xiàn)方案的規(guī)劃。
2.VLSI系統(tǒng)的設(shè)計方法學，時序分析法、基于Snopsys EDA Tools Chain實現(xiàn)的完整ASIC設(shè)計流程、數(shù)字設(shè)計庫的介紹，分析、創(chuàng)建，及使用。
3.編碼及仿真技巧。編碼規(guī)范、RTL驗證仿真技術(shù)、門級仿真技術(shù)。
4.綜合技術(shù)�；贒C的綜合技巧，關(guān)注受綜合約束驅(qū)動的設(shè)計，時序路徑、時序弧、基于TCL的綜合運行和綜合結(jié)果的關(guān)鍵信息分析。
5.靜態(tài)時序分析技術(shù)�；赑T的靜態(tài)時序分析策略，選取、過程處理、基于TCL的靜態(tài)時序分析運行，關(guān)鍵信息分析。
6.可測試設(shè)計技術(shù)。基于DFT compiler和TetraMax的DFT技術(shù)，DFT技術(shù)的算法、基本的測試設(shè)計流程、基于TCL的DFT設(shè)計實現(xiàn)。
7.形式驗證技術(shù)�；贔ormality的形式驗證方法、基于匹配策略的形式驗證技術(shù)、基于TCL的形式驗證過程。
8.功耗控制技術(shù)�；赑rimePower的功耗分析技術(shù)，基于Power Compiler的時鐘門控技術(shù)、基于數(shù)字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術(shù)的實現(xiàn)。
9.LAYOUT設(shè)計流程。基于ASTRO的芯片Layout技術(shù)及基于SPEF反標提取的PostLayout相關(guān)數(shù)字流程，包含在PostLayout中的網(wǎng)表提取、參數(shù)提取、形式驗證、靜態(tài)實現(xiàn)驗證、門級功能仿真、功耗分析。
10.UWB項目開發(fā)過程中的各種電路優(yōu)化手段。
11.ASIC設(shè)計流程的高級話題，例如跨時鐘域信號的處理，同步撫慰電路設(shè)計及相關(guān)流程處理等設(shè)計技巧。
12.FPGA設(shè)計技巧。介紹FPGA的物理構(gòu)成，實現(xiàn)技術(shù)、約束技術(shù)、使用技巧等。
[本信息來自于今日推薦網(wǎng)]