集成電路（IC）版圖設(shè)計培訓(xùn) 

課程目標(biāo)
        IC設(shè)計培訓(xùn)課程可以讓學(xué)員深入了解復(fù)雜芯片的基本模塊建立，把握時序的計算及其調(diào)整， 掌握DFT的概念和重要性及其實際應(yīng)用，了解后端的芯片流片過程以及影響芯片性能的各種因數(shù)，掌握如何提高整個芯片設(shè)計的成功率和高性能，能夠獨立完成各個流程的設(shè)計，并大幅度提高個人在IC設(shè)計各個環(huán)節(jié)中的設(shè)計能力。
   培養(yǎng)對象
        專注于IC設(shè)計領(lǐng)域的人和希望了解整個IC設(shè)計流程的工程師，即將介入IC 設(shè)計領(lǐng)域的畢業(yè)生，即將轉(zhuǎn)為從事半導(dǎo)體工作的人員,已經(jīng)從事IC設(shè)計，如概念工程師，設(shè)計工程師，布線工程師，測試工程師,應(yīng)用工程師，IC芯片設(shè)計項目經(jīng)理。 
  

課程大綱
第一階段
 
第一章 設(shè)計基礎(chǔ)
      1.1 開課前的能力測試評估
      1.2 半導(dǎo)體的基本介紹及其發(fā)展前景
 
第二章 半導(dǎo)體特性
      2.1 MOS電子晶體管的操作原理
      2.2 COMS反向器 DC 和 AC 的轉(zhuǎn)換特性
      2.3 半導(dǎo)體存儲器特性－ROM, SRAM, DRAM,OTP, EEPROM, FLASH
      2.4 IC設(shè)計指導(dǎo)
 
第二階段
 
  第三章 IC設(shè)計流程
        3.1 RTL功能模塊的建立
             3.1.1 代碼的設(shè)計
             3.1.2 代碼的綜合，包括綜合參數(shù)的設(shè)置，電壓，頻率，溫度
              3.1.3 靜態(tài)時鐘分析
              3.1.4 布局布線
              3.1.5 動態(tài)時序分析
              3.1.6 布線驗證
        3.2 封裝流片 
第四章 IC可靠性分析
      4.1 COMS的制作工藝
      4.2 IC 設(shè)計功耗和封裝的關(guān)系，封裝的趨勢
      4.3  IC 的可靠性分析
            4.3.1 ESD靜電防范措施
             4.3.2 電子漂移對設(shè)計的影響
             4.3.3 可靠性能的測試－HTOL,HAST,THB,PCT, TC
第五章 DFT (Design For Test)分析
      5.1 DFT 介紹
      5.2 DFT Nandtree 測試及其優(yōu)點
      5.3 DFT IDDQ 靜態(tài)電流測試的原理及其作用
      5.4 DFT 基本模擬測試

第三階段
 
第5章 DFT高級部分
       5.5  DFT – 掃描測試的原理及其步驟
       5.6 DFT – 存儲器的自動測試模塊
 
第5章 DFT
      5.7 DFT - 節(jié)點邊界掃描及功能測試
第6章 總結(jié)
      6.1 IC 設(shè)計的成本計算和收支平衡計算
      6.2 半導(dǎo)體的工藝挑戰(zhàn)和趨勢