FPGA培訓(xùn)CPLD培訓(xùn) 

<!--[if !vml]--><!--[endif]--> 課程背景
 
本培訓(xùn)課程主要幫助學(xué)員進(jìn)行 CPLD/FPGA 的系統(tǒng)學(xué)習(xí)，以工程實(shí)踐為例，深入探討目前業(yè)界最新、最流行的器件，講授業(yè)界最優(yōu)秀的集成環(huán)境，最簡(jiǎn)潔的開(kāi)發(fā)流程，和業(yè)界最流行的軟處理技術(shù)。每次課程都配有相關(guān)實(shí)驗(yàn)，實(shí)驗(yàn)可以在ALTERA和XILINX兩個(gè)公司的FPGA硬件平臺(tái)上進(jìn)行，培訓(xùn)學(xué)員可以根據(jù)自身情況選擇開(kāi)發(fā)環(huán)境。通過(guò)實(shí)驗(yàn)，學(xué)員可以更好的理解消化課堂知識(shí)，工程實(shí)踐水平會(huì)得到迅速提高
 
<!--[if !vml]--><!--[endif]--> 教學(xué)目標(biāo)
 
培養(yǎng)學(xué)員熟練掌握和使用基于CPLD/FPGA的數(shù)字系統(tǒng)開(kāi)發(fā)工具、開(kāi)發(fā)流程（ALTERA和XILINX可選），能夠獨(dú)立解決開(kāi)發(fā)中常見(jiàn)問(wèn)題，能夠自主進(jìn)行成熟的基于CPLD/FPGA的數(shù)字系統(tǒng)設(shè)計(jì)。
 
<!--[if !vml]--><!--[endif]--> 任課教師
 
課 程 大 綱
 課 程 內(nèi) 容
  
硬件描述語(yǔ)言(Verilog HDL / VHDL)基本語(yǔ)法和實(shí)踐
 CPLD/FPGA技術(shù)的發(fā)展歷史階段和代表技術(shù)
  
CPLD/FPGA 技術(shù)概念和發(fā)展現(xiàn)狀
  
單片機(jī)，CPLD/FPGA，DSP的區(qū)別
  
與CPLD/FPGA設(shè)計(jì)相關(guān)數(shù)字電路基礎(chǔ)知識(shí)復(fù)習(xí)
  
cpld/fpga設(shè)計(jì)中幾個(gè)基本概念
  
使用quartusⅡ5.1設(shè)計(jì)數(shù)字電路的基本流程
  
CPLD/FPGA 典型應(yīng)用領(lǐng)域一：替代
 
[本信息來(lái)自于今日推薦網(wǎng)]